⑩日本国特許庁(JP)

⑩特許出願公開

@ 公 開 特 許 公 報 (A) 平3-237692

(1) Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)10月23日

G 11 C 16/04 11/21 H 01 L 27/115

8522-5B

7131-5B G 11 C 17/00 8831-5F H 01 L 27/10

3 0 8 4 3 4

審査請求 未請求 請求項の数 1 (全11頁)

❷発明の名称

不揮発性多値記憶装置

②特 願 平2-33438

20出 **20** 平 2(1990) 2月13日

@発明者 原田

紀夫

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

勿出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

仍代 理 人 弁理士 岡本 啓三

剪 袵 書

1. 発明の名称

不揮発性多值記憶装置

2. 特許請求の範囲

n値の外部入力データ(Din)及び書き込み/ 統出制御信号(W/R)を入力してレベル選択信号 (Li)、書き込み/統出制御信号(W/R)及び 統み出し選択信号(LA)を出力する制御手段 (11)と、前配レベル選択信号(L1)及び書き込み/統出制御信号(W/R)を入力して特定レベル量(M)を素子選択信号(A DR)に基づいて格納する記憶手段(12) と、前記特定レベル量(M)を素子選択信号(A DR)に基づいて格納する記憶手段(13)と、前記素子選択信号(ADR)、レベル選択信号(L1) 及び読み出し選択信号(LA)に基づいて読み出された2値の出力データ(RD)を判定してn値 の外部出力データ(Dout)に変換する出力値判 定手段(14)とを具備し、

前記記憶手段(I3)の一記憶素子が複数の量 的記憶状態の内の一つの記憶状態を保持すること を特徴とする不揮発性多値記憶装置。

3. 発明の詳細な説明

〔 百次〕

极要

産業上の利用分野

従来の技術 (第 B 図)

発明が解決しようとする課題

課題を解決するための手段 (第1図)

作用

- (i)第1の実施例の説明(第2~第4図)
- (目) 第2の実施例の説明 (第5図)
- (ii) 第3の実施例の説明 (第6図)
- (iv) 第4の実施例の説明 (第7図)

発明の効果

(概要)

不揮発性多値記憶装置、特に電気的に情報の書 換えが可能で電源を切っても情報が消えない性質 (不揮免性)を有するEEPROM (Electrical ly Erasable Programmable Read Only Memory) や磁気記憶装置の記憶機能の拡張に関し、

旅巳EPROM等の記憶状態を2以下に設定することなく、書き込み/読出機能を工夫して1ピットに2億以上の記憶状態を持たせ、データ記憶素子数の低減化を図ることを目的とし、

書き込み/統出制御国路1は、2億の外部入力 データDinに基づいてアドレスADR、書き込み/ 統出制御信号Si及び摘去信号S2を出力するも のである。記憶素子2は、破線円内図に示すよう に一つの記憶細胞がピット線BLに接続された選 沢トランジスタT1とフローティングゲート電極 FGを持つメモリトランジスタT2から成る。

当該装置の機能は、外部入力データ、Dinに基づいてデータを書き込む場合には、セレクトゲートSGを介して選択トランジスタT1が活性化され、選択されたメモリトランジスタT2のコントロールゲートCGがドレインDに対して正に設定され、書き込み電圧発生回路3によりフローティングゲート電優FGに電荷をが注入されて関値電圧が上げられる。

また、外部入力データ Diaに基づいてデータを 読み出す場合には、記憶素子 2 にアドレス A DRを 指定する。これにより、選択されたメモリトラン ジスタT 2 の 2 値の外部出力データ Dout を得る ことができる。

[産業上の利用分野]

本発明は、不揮発性多値記憶装置に関するものであり、さらに詳しく言えば、電気的に情報の器換えが可能で電源を切っても情報が消えない性質(不揮発性)を有するEEPROMや磁気記憶装置の記憶機能の拡張に関するものである。

近年、データ処理装置の高機能・高性能化の要求に伴い、認処理装置が取り扱うデータは膨大な 量となり、そのデータ記憶装置の記憶容量の増大 化が余儀無くされている。

そこで、1 ピットに2 値以上の記憶状態を持たせ、データ記憶案子数の低機化を図ることができる記憶装置の要望がある。

(従来の技術)

第8回は、従来例に係る不揮発性2位記憶装置 の構成図である。

図において、EEPROM等の不揮発性 2 値記 性装置は、書き込み/読出制御回路 1 と記憶業子 2 及び書き込み電圧発生回路 3 等から成る。

なお、データを摘去する場合には、コントロールゲートCGを接地してドレインDに逆向の高電圧を印加する。これにより、電荷 e が放出されてデータが消去される。

(発明が解決しようとする課題)

ところで、従来例によればメモリトランジスタ T2の閾値電圧を制御することにより、一つの記 世細胞に2億のデータを記憶している。しかし、 データ処理装置の高機能・高性能化の要求に伴い、 核処理装置が取り扱うデータ量は膨大化の傾向に ある。

このため、データ記憶装置のメモリ容量の増設 化が余機無くされている。この場合のメモリ容量 は2°に比例するものである。

これにより、一つの記憶装置に多くのデータ記 性素子の形成要求がされることから、半導体集積 自路装置の高集積化の妨げとなるという問題があ る。

本発明はかかる従来側の問題点に握みて制作さ

れたものであり、EEPROM等の記憶状態を 2 以下に設定することなく、書き込み/統出機能を 工夫して一つの記憶細胞に 2 値以上の記憶状態を 持たせ、データ記憶業子数の低域化を図ることを 可能とする不輝発性多値記憶装置の提供を目的と する。

(課題を解決するための手段)

第1回は、本発明に係る不揮発性多値記憶装置 の原理図を示している。

その装置は、n値の外部入力データDia及び書き込み/統出制御信号N/Rを入力してレベル選択信号L1、書き込み/統出制御信号N/R及び読み出し選択信号LAを出力する制御手段11と、前記レベル選択信号L1及び書き込み/読出制御信号N/Rを入力して特定レベル量Mを出力するレベル選択手段12と、前記特定レベル量Mを素子選択信号ADRに基づいて結納する記憶手段13と、前記素子選択信号ADR、レベル選択信号L1及び読み出し選択信号LAに基づいて読み出された2

レベル量Mが格納される。この際の特定レベル量Mの格納方法は、例えばEEPONの場合には電荷注入量をフィードバック制御しながら変化させ、設備電圧レベルを変化させることで、一つの記憶素子を3位の外部入力データDinに基づく3つの記憶状態のいずれか一の状態にすることができる。

また、データ統出時には、素子選択信号ADRに基づいて指定された記憶手段13の一つの記憶素子の記憶状態が制御手段11及び出力値判定手段14により判定され、判定結果が読み出し選択信号LA基づいて3値の外部出力データDout として出力される。

このため、従来例の2値の記憶装置のメモリ容量を 量2°に比べて3値の記憶装置のメモリ容量を 3°に拡張することができる。このことで、デー 夕処理装置の高機能・高性能化の要求に伴うデー 夕畳が膨大化された場合であっても十分対処する ことが可能となる。

これにより、データ記憶素子数の削減をすることができることから半導体集積回路装置の高集積

値の出力データRDを料定してn値の外部出力データDovtに変換する出力値判定手段14とを具備し、前記記憶手段13の一記憶業子が複数の量的記憶状態の内の一つの記憶状態を保持することを特徴とし、上記目的を達成する。

(作用)

本発明によれば、特定レベル量Mを素子選択信号ADRに基づいて格納する記憶手段13にレベル選択手段12と出力値判定手段14とが設けられている

例えば、3位の外部入力データDin及び書き込み/統出制御信号M/R を入力した制御手段11からレベル選択信号LIがレベル選択手段12と出力値判定手段14とに、統み出し選択信号LAが出力値判定手段14に、書き込み/統出制御信号W/R がレベル選択手段12にそれぞれ出力される。これにより、データ書き込み時には、素子選択信号ADRに基づいて指定された記憶手段13の一記憶素子に3値の外部入力データDinに基づく特定

化を図ることが可能となる。

(実施例)

次に図を参照しながら本発明の実施例について 説明をする。

第2~第7図は、本発明の実施例に係る不揮発性多値記憶装置を説明する図である。

(i) 第1の実施例の説明

第2図は、本発明の各実施例の係る3値EEP ROMの構成図を示している。

図において、21は制御手段11の一実施例となる書き込み/統出制御回路であり、3値の外部入力データDinを入力してレベル選択信号SOC. SO1, S11, 書き込み/統出制御信号H/R, 統出し制御信号SR, ラッチ選択信号(読み出し選択信号) LA及び消去/書き込み選択信号SEを出力するものである。

2 2 はレベル選択手段 1 2 の一実施例となるレベル選択回路であり、パルス信号発生回路22 a。

流出電圧発生選択回路22 b. パルス電圧選択回路22 c 及びゲート回路22 d から成る。パルス電圧選択回路22 c は、書き込み制御信号 S W 及びレベル選択信号 L 1 に基づいて 3 つの書き込みパルス電圧、例えば、20、10。0 (V) を選択し、パルス信号発生回路22 a からそれを選択出力させるものである。

統出電圧発生回路22 b は、統出し制御信号SRに基づいて2つの統出電圧、例えば、3,5 (V)を出力するものである。ゲート回路22 d は、書き込み/統出制御信号W/R及び消去信号SEに基づいて書き込み或いは消去パルス又は読出電圧に切り換えて、それをワード級WL1~WLnを選択するトランジスタTR1~TWn或いは消去用トランジスタTrEIに出力するものである。

23は記憶手段13の一実施例となるm×n個のメモリ素子であり、特定レベル量Mとして電荷量を結納するものである。またメモリ素子23は、フローティングケート電攝FGを持つメモリトランジスタTMと出力信号の比較増幅回路23aから

書き込もうとしているデータとを比較し、その比較結果を制御回路 2 1 にフィードバックするものである。

これらにより、本発明の各実施例に係るS値E EPROMを構成する。

次に、当該EEPROMの動作について説明を する。

第3回は、本発明の第1の実施例に係る書き込み時の動作フローチャートである。

図において、まず、ステップP1でアドレスADRを指定する。この際に、3値の外部入力データDinを入力した書き込み/読出制御回路21がレベル選択信号S00、S01、S11をパルス電圧選択回路22cに書き込み/読出制御信号R/Rをゲート回路22cに書き込み/観出制御信号R/Rをゲート回路22cに書き込み制御信号SWをパルス信号発生回路22aに、それぞれ出力をする。

次いで、ステップP2でパルス信号発生回路22 aを活性化してデータ書き込みをする。この際の データ書き込みは、同図の破線円内図に示すよう なパルス信号の振幅変調方式による。この変調方 成る。トランジスタTMのコントロールゲートCCはトランジスタTNI~TWnに、そのソースSは接地線GNDに、そのドレインDはピット線選択トランジスタTBI~TB=にそれぞれ接続される。さらに、比較増幅回路23aは出力値判定回路24に接続される。これにより、メモリトランジスタTMはピット線BLI~BLEとワード線WLI~WLnの交点によって選択されたデータが読み出される。

2 4 は出力は判定手段 1 4 の一実施例となる比較判定出力回路であり、ラッチ回路24 a、ゲート回路24 b 及び比較器24 c から成る。ラッチ回路24 a は、該出制個信号 S R に基づいて 2 つの該出電圧3.5 (V) が選択回路22 b に出力されたときに、当該観出電圧のときの出力データ R D を記せするものである。また、出力データ R D はラッチ選択信号 L A に基づいて出力される。

ゲート回路24 b は、ラッチ回路24 a の出力データ D R を 3 値の外部データ D out に変換するものである。また、比較器24 c は選択されたメモリトランジスタTMから読出された出力データ D R と

式は、予め、3値の外部入力データ Din ー (0.1/2 , 1) に対応した書き込み電圧 0 (V) , 10 (V) , 20 (V) に基づいて、指定されたメモリ素子 2 3 のフローティングゲート F G への電荷注入量を変化させるものである。これにより、メモリトランジスタ T M の関値電圧が 3 段階に設定され、3 つの記憶状態のうちーの状態を抜トランジスタ T M に持たせることができる。

次に、ステップP3で仮り読出し処理をする。この際の該出し処理は、予め規定されたトランジスタTMの関値電圧になる電荷が注入されたか、否かを判定するためのものである。その処理は、統出し制御信号SRにより活性化された読出電圧発生回路22 b が 2 つの読出電圧3.5 [V]を2回に分けてメモリトランジスタTMのコントロールゲートCGに印加することにより行われる。

その後、ステップP4で き込みデーター出力 データの比較判定をする。

次いで、ステップPSで他のフドレス A DRの処 理をする。 第4回は、本発明の第1の実施例に係る読出し 時の動作フローチャートを示している。

図において、まず、ステップPlでアドレスA DRを指定する。

次いで、ステップP2で統出電圧発生回路22b及びラッチ 1(LATCH1)を活性化して統出処理をする。この際の該出処理は、統出し制御信号SRにより活性化された統出電圧発生回路22bが終出電圧3(V)をメモリトランジスタTMのコントロールゲートCGに印加することにより行われる

次いで、ステップP3でトランジスタTMのO N/OPF動作の判定が行われ、ラッチ1に出力データDRが記憶される。

次に、ステップP 4 で制御回路 2 1 からの統出 し制御信号 5 Rによって統出電圧 5 (V)を選択 する信号が統出電圧発生回路 22 b に与えられる。 これにより、狭出電圧 5 (V)がメモリトランジ スタTMのコントロールゲート C G に印加される。 この際に信号 L A によりラッチ 1 は、不悟性化さ れ、ステップ P 3 の出力データ D R が保存される と同時に、ラッチ 2 (L ATCH 2)が活性化される。 さらに、ステップ P 5 でステップ P 3 と同様に

読み出しが行われ、ラッチ2に出力データRDが記憶される。

その後、ステップP6でラッチ1.2のデータRDが出力値判定回路24 bにより3値のデータに変換出力される。例えば、読出電圧3.5(V)に対して、該トランジスタTMが全て「ON」動作したときには、3値の外部出力データDout = 1を出力する。また、鉄出電圧3(V)に対して該トランジスタTMが「OPP」動作し、続出電圧5(V)に対して「ON」動作したときには、3値の外部出力データDout = 1/2 を出力する。

さらに、統出電圧 3. 5 (V) に対して、該トランジスタ T M が全て「OPP」動作ししたときには、 3 値の外部出力データ D out =1 を出力する。なお、これらの 3 値の外部出力データ D out = [0, 1/2, 1] は、2 値のデジタル信号 0 \rightarrow 0 0, 1/2 \rightarrow 0 1 T 以は 1 0, 1 0 1 1 1 にして伝送

される。

次いで、ステップP7で他のアドレスADRの処 理をする。

(fi) 第2の実施例の説明

第5回は、本発明の第2の実施例に係る書き込み時の動作フローチャートを示している。

図において、第1の実施例と異なるのは、第2の実施例ではパルス信号発生回路22aが、パルス回数制御方式に基づいてデータ書き込みをするものである。

すなわち、第2図のBEPROMの構成図において、パルス信号発生回路22aは書き込み制御信号SWに基づいて接幅一定であって、パルス回数が異なる書き込みパルス電圧を選択回路22cに出力するものである。

従って、書き込み時の動作は第1の実施例と同様に、まず、ステップP1でアドレスADIを指定する。

次いで、ステップP2で書き込みパルスを任意

回数入力する。この際のデータ書き込みは、同図の破線円内図に示すようなベルス回数制御方式による。この制御方式は、3億の外部入力データDin=(0,1/2・1)に対応して、例えば書き込み回数0,2,4(回)に基づいて、指定されたメモリ素子23のフローティングゲートFGの電荷注入量を変化させるものである。これにより、第1の実施例と同様にメモリトランジスタTMの関値電圧が3段階に設定され、3つの記憶状態のうちの一の状態を抜トランジスタTMに持たせることができる。

次に、ステップP3で仮り読出し処理をする。 この際の誘出し処理は、予め規定されたトランジスタTMの関値電圧になる電荷が注入されたか、 否かを判定するためのものである。その処理は、 第1の実施例と同様である。

その後、ステップP (で書き込みデーター出力 データの比較判定をする。この際の判定も、第1 の実施例と同様である。

次いで、ステップP5で他のアドレスADRの処

理をする。

なお、統出処理動作は第1の実施例と同様であるため説明を省略する(第4図参照)。

(jii) 第3の実施例の説明

第6回は、本発明の第3の実施例に係る書き込み時の動作フローチャートを示している。

図において、第1, 第2の実施例と異なるのは、 第3の実施例ではパルス信号発生回路22 a が、パ ルス幅変偶方式に基づいてデータ書き込みをする ものである。

すなわち、第2図のEEPROMの構成図において、パルス信号発生回路22 a は書き込み側御信号SWに基づいて振幅一定であって、パルス通電期間が異なる書き込みパルス電圧を選択回路22 c に出力するものである。

従って、書き込み時の動作は第1、第2の実施 例と同様に、まず、ステップP1でアドレスADR 本語言する。

次いで、ステップP2で書き込みパルスの通常

理をする。

なお、読出処理動作は第1。第2の実施併と同様であるため説明を省略する(第4図参照)。

(iv) 第4の実施例の段明

第 ? 図は、本発明の第 4 の実施例に係る書き込み時の動作フローチャートを示している。

図において、第1、第2、第3の実施例と異なるのは、第4の実施例ではパルス信号発生回路22aが、固定パルスを1回のみ発生し、比較回路24cと制御回路21とで出力値を監視しながら外部入力データDinと外部出力データDoutとが一致するまで書き込みをするものである。

すなわち、第2図のEEPROMの様成図において、制御回路21内に第7図に示した動作フローチャートのステップ $P4 \rightarrow P6 \rightarrow P2$ 又はP7 を実行することが可能なプログラムをハードウエア上で実現するものである。

この際の書き込み方式は、ステップ P2の破線 円内図に示すように、例えば、3値の外部入力デ 次に、ステップP3で仮り観出し処理をする。この際の読出し処理は、予め規定されたトランジスタTMの関連電圧になる電荷が注入されたか、否かを判定するためのものである。その処理は、 第1、第2の実施例と同様である。

その後、ステップP4で書き込みデータ=出力 データの比較判定をする。この際の判定も、第1, 第2の実施例と同様である。

次いで、ステップP5で他のアドレスADDの処

ータDis=(0・1/2 、1)に対応して、通電期間に、書き込み電圧10(V)の固定パルスを 「パルス発生、パルス発生、パルス発生、パルス発生、パルス発生、パルス発生、ポートを変化とするでは、大きな変化として、おいて、カートを変化して、アクラックである。例えば、パルス発生「0・1/2」を変化して、アクラックででは、でで、アクリカを追い、アクラックでは、でで、アクリカのでは、ないができる。のでは、その値を21の次の処理が行われる。このが一トをは、対策を変化させるものである。

これにより、第1, 第2 第3の実施例と同様にメモリトランジスタTMの関値電圧が3段階に設定され、3つの記憶状態のうちの一の状態を抜トランジスタTMに持たせることができる。

なお、その他の動作は第1,第2,第3の実施 例と同様であるため説明を省略する(第4回参照)。 また、第4の実施例では、第1,第2,第3の 実施例に比べて、製造プロセス精度を原因とする メモリ素子 2 3 のバラツキに対して固定パルスを 1 回加える毎に書き込みデータ=出力データを判 定することにより、他の書き込み動作に比較して 高速化を図ることができる。

このようにして、本発明の各実施例によれば、 電荷量を格納する複数のメモリ素子23にレベル 選択回路22と出力極判定回路24とが設けられ ている。

このため、データ書き込み時には、アドレス人 DRに基づいて指定されたメモリ素子23のメモリ トランジスタTMに3値の外部入力データDInに 基づく電荷量がフィードバック制御されながら変 化し、閾値電圧レベルを変化させることで、該ト ランジスタTMを3値の外部入力データDInに基 づく3つの記憶状態のいずれか一の状態にするこ とができる。

また、データ読出時には、アドレスADRに基づいて指定されたメモリ素子23の一つのトランジスタTMの記憶状態が出力値制定回路24により

判定され、その判定結果に基づいて 3 値の外部出力データ $D_{\text{Out}} = \{0, 1/2, 1\}$ が出力される。

このため、従来例の2値の記憶装置のメモリ容量2。に比べて3値の記憶装置のメモリ容量を3。に拡張することができる。このことで、データ処理装置の高機能・高性能化の要求に伴うデータ量が影大化された場合であっても十分対処することが可能となる。

これにより、データ記憶素子数の削減をすることができることから半導体集積回路装置の高集積 化を図ることが可能となる。

なお、本発明の各実施例では特定レベル量Mに 電荷量を用いた3値のEEPRROMの場合につ いて述べたが、それ以上のn値のEEPRROM についてもトランジスタ特性が許容される限り、 メモリ容量の削減を図ることができる。また、該 特定レベル量Mに遊荷量を用いる磁気記憶装置に ついても同様な効果が得られる。

〔発明の効果〕

以上説明したように、本発明によれば記憶手段の一記憶業子に3値の外部入力データに基づく電荷量を格納することによって、該素子を3つの記憶状態のいずれか一の状態にすることができる。

このため、指定された記憶素子の3つの記憶状態のいずれかを判定出力することにより、記憶装置のメモリ容量を3 に拡張することができる。このことで、データ記憶素子数の削減が図られ、半導体集積回路装置の高集積化をすることが可能となる。

これにより、膨大のデータ量を扱うデータ処理 装置の高機能・高性能化に寄与するところが大き いる。

4. 図面の簡単な説明

第1回は、本発明に係る不揮発性多値記憶装置 の原理関、

第2回は、本発明の各実施例に係る3値BEP ROMの構成例、 第3回は、本発明の第1の実施例に係る書き込 み時の動作フローチャート、

第4図は、本発明の第1の実施例に係る統出し 時の動作フローチャート、

第5 図は、本発明の第2の実施例に係る書き込み時の動作フローチャート、

第6図は、本発明の第3の実施例に係る書き込 み時の動作フローチャート、

第 7 図は、本発明の第 4 の実施例に係る書き込み時の動作フローチャート、

第8図は、従来例に係る不揮発性2値記憶装置 の構成図である。

(符号の説明)

- 11…刷御手段、
- 12…レベル選択手段、
- 13…記憶手段、
- 14…出力值判定手段、
- 15…制御手段、
- L1…レベル選択信号、
- LA…銃み出し選択信号、

N/R …書き込み/統出制御信号、

ADR…素子選択信号、


M…特定レベル量、

Din m 値の外部入力データ、

DR… 2 値の出力データ、


Dout …n値の外部出力データ。


特許出願人 富士選株式会社 代理人弁理士 岡本 啓三



本発明に係る不揮発性多値記憶装置の原理図


第1図






本発明の第1の実施例に係る書込み時の動作フローチャート


第 3 図



本発明の第1の実施例に係る読出し時の動作フローチャート 第 4 図




本発明の第4の実施例に係る書込み時の動作フローチャート 第7 図




本発明の第2の実施例に係る書込み時の動作フローチャート

第 5 図



本発明の第3の実施例に係る書込み時の動作フローチャート

第 6 図



従来例に係る不揮発性 2 値記憶装置の構成図

第 8 図